FPGA開(kāi)發(fā)工程師
崗位職責(zé):
1.根據(jù)產(chǎn)品定位,細(xì)化FPGA邏輯設(shè)計(jì)需求,完成產(chǎn)品的FPGA設(shè)計(jì)方案;
2.負(fù)責(zé)FPGA代碼編寫(xiě)、模塊設(shè)計(jì)和仿真;
3.負(fù)責(zé)FPGA硬件調(diào)試,參與整機(jī)調(diào)試,分析解決開(kāi)發(fā)過(guò)程中的問(wèn)題;
4.配合軟硬件設(shè)計(jì)人員完成相關(guān)任務(wù)目標(biāo);
5.負(fù)責(zé)FPGA設(shè)計(jì)相關(guān)技術(shù)文檔和項(xiàng)目文檔編寫(xiě)。
任職要求:
1、對(duì)數(shù)字電路、模擬電路有一定的理論基礎(chǔ)和一定的實(shí)際工作經(jīng)驗(yàn);
2、有實(shí)際
FPGA開(kāi)發(fā)工作經(jīng)歷,熟悉
FPGA開(kāi)發(fā)流程,熟悉Xilinx開(kāi)發(fā)環(huán)境優(yōu)先;
3、熟悉VHDL或Verilog,掌握modelsim、ISE、Vivado、QuartusII等開(kāi)發(fā)工具,熟悉硬件時(shí)序分析,具有較強(qiáng)的調(diào)試和解決問(wèn)題的能力;
4、具有良好的溝通能力和團(tuán)隊(duì)合作精神,工作積極主動(dòng)并注重細(xì)節(jié);
5、有國(guó)產(chǎn)FPGA應(yīng)用、高速接口SRIO、基于FPGA的TCP/IP協(xié)議實(shí)現(xiàn)經(jīng)驗(yàn)者優(yōu)先;
6、積極主動(dòng),抗壓能力強(qiáng),具有較強(qiáng)的責(zé)任心與學(xué)習(xí)能力,具備良好的技術(shù)鉆研精神和團(tuán)隊(duì)協(xié)作精神。
職位類(lèi)別:
FPGA開(kāi)發(fā)
舉報(bào)